高性能CMOS采样保持电路的设计被引量：2

下载PDF

导出

摘要给出了一种适合于高速模数转换器(ADCs)的高性能采样/保持电路的设计方法,该电路采用全差分结构、底板采样和高性能增益自举运算放大器来抑制电荷注入误差和时钟馈通误差,从而极大的减小了非线性误差,保证了较高的精度。

作者张奉江张红张正璠

机构地区重庆邮电大学中国电子科技集团公司第二十四研究所

出处《电子元器件应用》 2007年第8期41-44,共4页 Electronic Component & Device Applications

关键词采样保持电路 AD转换器增益自举运算放大器

参考文献4

1S.Brigati,F.Maloberti,and G.Torelli.”A CMOS Sam-ple&Hold for High-speed ADC’S”[].IEEE Circuit and Systems.1996
2Torkel Glad,Lennart Ljung.”Reglerteknik-Grundlag-gande teori”[]..2000
3Jiren Yuan.”Mixed Mode IC Design-Lecture notes”[]..
4McCreary UL,,Gray P R.All-MOS charge redistribution analog-to-digital conversion technique[].IEEE Journal of Solid State Circuits.1975

1徐肯,王绍清,冯勇建.用于Sigma-Delta调制器的开关电容积分器的设计[J].中国机械工程,2005,16(z1):238-240. 被引量：5
2陈红卫,吴建辉.一种新型高速高分辨率采样保持电路[J].应用科学学报,2005,23(3):274-277. 被引量：1
3姜申飞,戴庆元,朱红卫,陈美娜,王冬辉.0.25μm CMOS工艺10位100MHz流水线型ADC设计[J].半导体技术,2006,31(11):835-838. 被引量：2
4DAN Clein. CMOS IC Layout concepts, Methodologies,and tools [M].北京:电子工业出版社,2006.
5ALAN H. The Art of Analog Layout [M].北京:电子工业出版社.2007.
6陈林,张细先.对采样保持电路的分析[J].机械制造与自动化,2003,13(5):89-90. 被引量：4

电子元器件应用

2007年第8期

内容加载中请稍等...