期刊文献+

基于IP集成的RS码+DQPSK系统设计

Design of RS code+DQPSK system based on IP core's Integration
下载PDF
导出
摘要 本文利用Altera公司开发的RS、NCO和FIR IP core以及Simulink、DSP_Builder中的模块快速搭建了一个RS(204,188)+DQPSK的低中频调制解调系统。分别在Simulink、Modelsim中验证了系统的功能,最后在Altera公司的Stratix II EP2S60DSP开发板中实现了该系统,并对系统进行了测试。试验结果表明DQPSK系统加入RS码后,在Pe=1e-3时,RS(204,188)编码可以带来3 ̄4dB的增益。  In this paper, we use Altera corporation's RS、NCO、FIR IP core and some modules in the Simulink、DSP_Builder, fast build a low intermediate frequency RS (204,188) +DQPSK modulation/demodulation system, validating the system's function in Simulink and Modelsim environment , finally implementing the system in Stratix Ⅱ DSP development board and testing the system . Simulation results show that RS (204, 188) coding gain of this scheme can achieve 3-4dB at bit error rates around 1e- 3 compared with the uncoded DQPSK.
出处 《微计算机信息》 北大核心 2007年第17期3-5,共3页 Control & Automation
基金 国家"八六三"高技术项目(2002AA1Z1380)
关键词 IPCORE 系统集成 FPGA 仿真测试 IP core, System- Integration, FPGA, Simulation test
  • 相关文献

参考文献5

  • 1Altera,"Reed-Solomon Compiler User Guide",Altera,Inc,2004.7
  • 2Altera,"NCO Compiler MegaCore Function User Guide",Altera,Inc,2004.9
  • 3Altera,"FIR Compiler MegaCore Function User Guide",Altera,Inc,2004.12
  • 4任友,RS码编译码算法研究及其硬件实现,成都电子科技大学,2003.3
  • 5赵海潮,周荣花,沈业兵.基于FPGA的QPSK解调器的设计与实现[J].微计算机信息,2004,20(7):76-77. 被引量:19

二级参考文献2

  • 1[1]B.Hogenauer. An Economical Class of Digital Filters for Decimation and Interpolation[J]. IEEE Trans. On Acoust., Speech, Signal Processing, 1981,29(2): 155-162
  • 2[2]Peled ,B. Liu. A New Hardware Realization of Digital Filters[J]. IEEE Trans. on Acoust., Speech, Signal Processing, 1974,22:456-462

共引文献18

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部