期刊文献+

基于VMM的寄存器抽象层验证 被引量:5

原文传递
导出
摘要 本文介绍了Synopsys公司推出的基于VMM的寄存器抽象层验证技术和方案,简称RAL(Register Abstraction Layer)。该技术是Synopsys针对芯片验证中如何简便、高效地完成寄存器/存储器相关的验证任务这一问题而开发的解决方案。该方案构建在Synopsys的VMM验证方法基础上,使用了VMM中的通用技术,可以在VMM的验证环境中非常方便地集成和重用。
作者 方颖立
出处 《电子设计技术 EDN CHINA》 2007年第8期110-111,113,114,共4页 EDN CHINA
  • 相关文献

同被引文献25

  • 1刘杰,徐伟俊,夏宇闻,秦冀龙.设计验证中的随机约束[J].中国集成电路,2006,15(11):28-31. 被引量:5
  • 2Janick Bergeron,Eduard Cerny,Alan Hunter,et al.SystemVerilog验证方法学[M].夏宇闻,杨雷,陈先勇,等译.北京:北京航空航天大学出版社,2007.
  • 3边计年.集成电路设计验证方法与技术[C]//第五届中国测试学术会议论文集.北京,2008.
  • 4吴向宇,李建成,王飞雪.基于E语言和C参考模型的IP功能验证方案[J].微计算机信息,2007,23(04X):202-203. 被引量:1
  • 5Ping Yeung,Kenneth Larsen.Practical Assertion-based For-mal Verification for SoC Designs[C].International Sympo-sium on System-on-Chip,2005:58-61.
  • 6Jason Sprott,JL Gray,Sumit Dhamanwala.Using the NewFeatures in VMM 1.1 for Multi-Stream Scenarios[C],Verific-ation Now 2009 Conference,2009.
  • 7Yuan Lu,Weimin Li.A Semi-formal Verification Methodo-logy[C].4th International Conference on ASIC,2001:33-37.
  • 8杨鑫,徐伟俊,陈先勇,夏宇闻.System Verilog中的随机化激励[J].中国集成电路,2007,16(10):37-41. 被引量:6
  • 9CHRIS Spear.SystemVerilog for Verification [M] .NewYork:Springer,2006:1-18.
  • 10JANICK Bergeron,EDUARD Cemy,ALAN Hunter.Veri-fication Methodology Manual for System Verilog [ M].New York:Springer,2005:10-16.

引证文献5

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部