摘要
在Blahut提出ReedSolomon码时域译码算法的基础上,提出了一种时域RS(255,223)译码算法,并用FPGA和VerilogHDL语言实现了该译码器。主要包括伴随式计算、改进的BM算法、错误位置计算和错误值计算的硬件电路。
Based on Blahut＇s time-domain decoding algorithm,a time domain Reed Solomon algorithm is presented by FPGA and Verilog HDL. It comprises circuit of computing syndromes,improved BM algorithm, error-location and error-value.
出处
《微计算机信息》
北大核心
2007年第01Z期240-241,共2页
Control & Automation
基金
内蒙古自治区科技厅攻关项目(项目号为20040401)
