期刊文献+

VLSI版图DRC验证算法的优化 被引量:5

A New Optimizational Algorithm for VLSI Layout Physical Verification
下载PDF
导出
摘要 介绍了版图验证的几种方法:扫描线算法和层次化验证算法,并比较其优缺点,最后着重介绍了层次式与扫描线综合验证算法,并在SUN工作站上用C++实现。 The work introduced in this paper mainly investigates several algorithms of layout verification such as scanning line algorithms and hierarchical layout verification algorithms. At last, we synthesized these algorithms that mentioned above and applied it on SUN workstation by C++.
作者 郭雅琳 陈岚
出处 《微电子学与计算机》 CSCD 北大核心 2007年第11期186-188,共3页 Microelectronics & Computer
关键词 版图验证 层次式算法 扫描线算法 VLSI 深亚微米DSM hierarchical layout verification scanning beam algorithms VLSI DSM
  • 相关文献

参考文献4

  • 1冯国臣,胡国元.通用集成电路设计规则检查[J].微电子学与计算机,2001,18(6):29-32. 被引量:4
  • 2Abadir M S,Ferguson J.An improved layout verification algorithm (LAVA)[C].Design Automation Conference.1990:391-395
  • 3Nils Hedenstierna.The halo algorithm-an algorithm for hierarchical design of rule checking of VLSI circuit[J].IEEE transactions on computer-aided design of Integrated circuits and systems,1993,12(2):192-195
  • 4李宁,侯劲松.基于ILT的版图自动层次构造算法[J].微电子学与计算机,2004,21(9):149-154. 被引量:2

二级参考文献8

  • 1胡国元.通用集成电路规则检查程序及应用[J].聚电子学与计算机,1987,4(7):9-12.
  • 2胡国元,微电子学与计算机,1987年,4卷,7期,9页
  • 3The halo Algorithm-An Algorithm for Hierarchical Design Rule Checking of VLSI Circuits, IEEE trans.on CAD,1993,12(2): 265~272.
  • 4Hierarchical Analysis of IC Artwork with User Defined Rules. IEEE Design and Test, Feb. 1986: 66~74.
  • 5Hierarchical Analysis of IC Artwork with User Definedion Rules.22nd Design Automation Conference,1985: 293~298.
  • 6李刚,陈后鹏,林争辉.分级式IC版图设计规则检查.上海交通大学大规模集成电路研究所.
  • 7Edge-Based Layout Verification. VLSI Systems Design,September 1985: 106~114.
  • 8李刚,陈后鹏,林争辉.一种新的基于扫描线算法的DRC方法.上海交通大学大规模集成电路研究所,2000.

共引文献4

同被引文献32

引证文献5

二级引证文献14

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部