基于BM迭代的高速BCH译码方法

Fast BCH decoding design using BM iteration

该文以BCH（67，53）为例，提出了一种改进的，适合在FPGA上实现的BCH译码算法，并用Xilinx公司Virtext2pro器件实现了BCH（67，53）码的译码。该算法基于BM迭代，与传统的BCH译码算法相比，具有硬件实现简单，运算速度快，消耗资源少等优势。经仿真验证，对于码组中任意小于等于两比特的随机错误都可以给予纠正，且运行可靠。目前，该BCH译码器已成功地应用在DVB-T（数字地面电视）系统中。

This article introduces the BCH decoding theory and puts forward a new BCH （67,53） decoding algorithm using BM iteration which is complemented on Xilinx Virtext2pro FPGA. Compared with traditional algorithm, it has the advantage of high speed, easy implementation and fewer sources. Two or less than two bits errors can be corrected. This algorithm is applied to DVB-T now.