逻辑-定时模拟与退化延迟模型

Logic-timing Simulation and the Degradation Delay Model

微电子学技术从发展初期到现在，在集成电路基本组件的微型化方面取得了持续的进步。最小化具有两个基本的影响。首先是在单一芯片内实现极为复杂性能的能力；第二是在电路中不断增长的几乎达到了电信号的传播速度的工作速度。为了完成这样一个高度复杂的系统设计，设计者需要使用CAD工具来合成及验证。这些工具对于技术的变化是很敏感的。借助于分析与改进性能模型对这些工具进行不断的更新。数字电路的定时特性毫无疑问是对技术变化最敏感的。