期刊文献+

基于FPGA的PL3接口协议的一种设计与实现

Design and Realization of the Interface Protocol for POS-PHY Level 3 Based on FPGA
原文传递
导出
摘要 介绍了在FPGA器件上实现Pos-phy level 3接口协议的工作原理、设计思想和模块结构,并详细探讨了接收方向上单通道PL3接口的控制单元的实现,该实现方法有利于正确扩展多通道的实现。 This paper addresses the working principle, design idea and circuit structure for implementing the Interface Protocol of the POS-PHY Level 3 Based on FPGA. And it also describes the details about the control unit of PL3 on receive direction. This method is helpful to expand application in multichannel.
作者 丁毅 黄俊
机构地区 重庆邮电大学
出处 《通信技术》 2007年第11期250-251,254,共3页 Communications Technology
关键词 Pos-phy leveI 3(PL3) 现场可编程门阵列(FPGA) 有限状态机(FSM) Pos-phy level 3(PL3) FPGA FSM
  • 相关文献

参考文献4

  • 1PMC-Sierra, PM538d S/UN -1x155 ASSP Telecom Standard Product Data Sheet Corporation[S]. April, 2002.
  • 2System Packet Interface Level 3 (SPI-3), 0C-48 System Interface for Physical and Link Layer Devices[S]. June, 2000.
  • 3PMC-Sierra, P83386 S/UN1 1xGE Gigabit Ethernet Controller Data Sheet Corporation[S]. June, 2003.
  • 4PMC-Sierra, PosPHYLeVE13 Specification[S]. 2000.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部