摘要
本文介绍了利用同步时序逻辑的思想进行逻辑设计，以提高ＣＰＬＤ逻辑资源的利用率，消除异步逻辑所产生的逻辑险象。
This paper describes logic design with synchronous theory. Synchronizingis very important to improve utilities of CPLD resouces, and to avoidlogic disorder resulted by asynchronous design. An example of statemachine is given.
出处
《微计算机信息》
1997年第1期31-33,共3页
Control & Automation
关键词
可编程逻辑器件
CPLD
同步时序逻辑
逻辑设计
Complex Programmable Logic Device, Sychronous logic, Logic disorder,state machine
