摘要
提出了一种通用、高效的基于FPGA的多DSP并行处理系统,并对其进行了仿真。从仿真结果来看,该系统的数据读写时序与DSP芯片要求的数据读写时序完全吻合,可实现数据的高速并行处理,并达到了设计的目的。
A universal and efficient multi - DSP parallel processor based on FPGA is presented and tested with computer simulation. The simulation conclusion confirms that the Read - Write clock period accords with DSP＇s, so that the system can implement parallel process with high speed in and achieve the design goal.
出处
《信息技术与信息化》
2007年第6期97-99,112,共4页
Information Technology and Informatization
基金
南京人口管理干部学院科研基金资助项目(2007C11)
