期刊文献+

同步时序电路测试生成研究 被引量:1

STATE TEST GENERATION FOR SYNCHRONOUS CIRCUITS
下载PDF
导出
摘要 本文分析了固定故障所反映出的状态变换特征,提出状态变换故障模型。基于无复位时序电路,详细研究了有复位状态的同步电路测试生成问题及在无复位电路中的应用。 Based on the character of stuck up fault,this paper describes state transition testing algorithm.This approach involves state transition fault model and collapsing of fault set.In order to test the circuits that has not any reset state,special way for resolving start state is described.Finally.heuristic information that used testing process are proposed
出处 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1997年第2期175-181,共7页 Journal of Computer-Aided Design & Computer Graphics
关键词 同步时序电路 测试 逻辑电路 state transition graph,test generation,collapse,state sequence.
  • 相关文献

同被引文献5

  • 1叶波,韦和民,郑增钰.多链扫描可测性设计中扫描链的选取[J].电子学报,1997,25(2):11-15. 被引量:2
  • 2陈光踽 潘中良.可测性设计技术[M].电子工业出版社,1997,2..
  • 3BenLin.设计流程中组合测试方案[J].电子工程专辑,1997,:64-68.
  • 4Dan White and Carol Tong. A Top-Down DFT and Automatic Test Program Generation Design Flow. In :EDA&T ASIA ' 97, Conf. Proc, Shanghai, China, Aug. 20-21,1997: 24-30.
  • 5Carol Tong and Dan White.DFT Workshop:Adopting Design for Test to Improve Time to Volume.In:EDAb-T ASIA’97,Conf.Proc,Shanghai,China,Aug.20-21,1997.

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部