期刊文献+

内置1K先进先出缓冲器及锁相环路的8位、200MSPS模拟,数字转换器

下载PDF
导出
摘要 ·可选用容量高达1Kbyte的缓冲器,令设计更具灵活性·内置锁相环路,可将输入时钟信号频率提高2、4或8倍,甚至以最高采样率操作,因此不但可以降低时钟电路方面的成本。
出处 《电子技术应用》 北大核心 2008年第2期I0004-I0004,共1页 Application of Electronic Technique
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部