期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
新思科技与中芯国际携手推出增强型90纳采参考流程,以降低集成电路的设计和测试成本
下载PDF
职称材料
导出
摘要
中芯国际集成电路制造有限公司日前宣布,共同推出一个支持层次化设计及多电压设计的增强型90纳米RTL-to-GDsII参考设计流程。该流程受益于当前最先进的逻辑综合、可测性设计(DFT)和可制造性设计(DFM)技术,其主要特性包括:Design Compiler TM Ultra产品的拓扑综合(topographical synthesis)
出处
《电子质量》
2008年第3期75-75,共1页
Electronics Quality
关键词
中芯国际集成电路制造有限公司
参考设计流程
增强型
参考流程
测试成本
科技
可制造性设计
层次化设计
分类号
TN402 [电子电信—微电子学与固体电子学]
F426.67 [经济管理—产业经济]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
0
引证文献
0
二级引证文献
0
1
中芯国际和新思科技携手[J]
.数字通信世界,2009(7):83-83.
2
华力微电子基于Cadence公司Encounter数字技术开发55纳米平台的参考设计流程[J]
.中国集成电路,2013,22(9):10-10.
3
华力微电子与Cadence紧密合作[J]
.电子技术应用,2013,39(9):37-37.
4
Synopsys与华虹NEC共同推出参考设计流程[J]
.中国集成电路,2004(4):63-63.
5
CADENCE与UMC合作推出基于CPF的65纳米低功耗参考设计流程[J]
.集成电路应用,2008(7):14-14.
6
中芯国际和新思科技携手推出Reference Flow4.0[J]
.电信技术,2009(7):102-102.
7
中芯国际和新思科技携手推出Reference Flow 4.0[J]
.电子与电脑,2009,9(7):97-97.
8
Synopsys与华虹NEC共同推出参考设计流程[J]
.电子设计应用,2004(5):101-101.
9
中芯国际和新思科技扩展40nm低功耗Reference Flow 5.0[J]
.中国集成电路,2012(7):5-5.
10
国内新闻[J]
.半导体行业,2006(5):50-52.
电子质量
2008年 第3期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部