期刊文献+

基于JTAG接口的配置主控器的设计

Design of configuration controller based on JTAG
下载PDF
导出
摘要 JTAG接口是边界扫描测试和下载配置的主流接口,本文设计了基于ARM处理器的JTAG主控器,主要用于胚胎电子系统等可编程器件的配置下载。该主控器采用RS232串口与计算机通信,设计实现简单,可根据需要灵活改变。主控器产生标准的JTAG时序信号,用于电路测试和下载编程。通过实验,表明该JTAG主控器产生JTAG时序稳定可靠,满足胚胎电子配置控制研究的需要。 The JTAG interface is the popular interface of the Boundary scan test and configuration of the programmable device. This paper design the JTAG controller based on the ARM microprocessor. The data and instruction exchange between the computer and the controller by the RS232 bus, The controller can be implemented easily, and also can be changed flexible. The test results of configuration shows that the controller can generate stable standard JTAG timing wave, which is suit for the configuration research of embryonics.
出处 《仪器仪表用户》 2008年第2期38-39,共2页 Instrumentation
基金 国家自然科学基金资助项目(90505013)
关键词 串行通信ARM 边界扫描JTAG serial communication ARM boundary scan JTAG
  • 相关文献

参考文献4

二级参考文献15

  • 1TI公司.SN74LVT8980A Datasheet[R].April 2002.
  • 2Intel公司.Designing for On-Board Programming Using the IEEE 1149.1 (JTAG) Access Port[S].November 1996.
  • 3IEEE.IEEE Std 1149.1-Test Access Port and Boundary-Scan Architecture[S].
  • 4Altera公司.MAX II Device Hand Book[S].March 2004.
  • 5Atmel公司.Atmega16(L) Datasheet[R].
  • 6Philips公司.PDIUSBD12 Datasheet[R].
  • 7ARM公司.The ARM7TDMI Debug Architecture[S].
  • 8OPEN-JTAG开发小组.ARM JTAG调试原理[M].October 2004.
  • 9IEEE Std 1149.1-2001,IEEE Standard Test Access Port and Boundary-Scan Architecture[S].
  • 10IEEE Std 1149.4-1999,IEEE Standard for a Mixed Signal Test Bus[S].

共引文献9

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部