期刊文献+

多处理器芯片组中交叉开关的设计与性能优化

Design and Performance Optimization of Crossbar in Multi-processor Chipset
下载PDF
导出
摘要 交叉开关是交换芯片和芯片组的核心逻辑。该文设计并实现了多处理器芯片组中的交叉开关,其工作频率在FPGA布局布线后可以达到100MHz。通过实践采样,对延迟和带宽进行测试,提出性能优化的策略,目前该交叉开关已稳定运行于龙芯2E多处理器系统中。 Crossbar is the core logic of switch and chipset. This paper designs and implements a crossbar in multi-processor chipset, and the frequency of the crossbar is up to 100 MHz after placing and routing on FPGA platform. The delay and bandwidth of the crossbar is tested based on implementation, and some optimization strategies of the crossbar are proposed. The crossbar runs in multi-processor system composed by Godson 2E CPU.
出处 《计算机工程》 CAS CSCD 北大核心 2008年第5期36-38,共3页 Computer Engineering
基金 中国科学院创新课题基金资助项目“新一代机群关键技术研究”(20054010) 中国科学院计算技术研究所创新课题基金资助项目“基于龙芯的SMP芯片组及其相关系统的研究”(20046080)
关键词 交叉开关 多处理器 芯片组 crossbar multi-processor chipset
  • 相关文献

参考文献3

  • 1Culler D, Singh J P, Gupta A. Parallel Computer Architecture: A Hardware/Software Approach[M]. [S. l.]: Morgan Kaufmann Press, 1998.
  • 2Xilinx Corporation. High-speed Buffered Crossbar Switch Design Using Virtex-EM Devices, XAPP240[Z]. (2000-03-14). http://direct. xilinx.com/bvdocs/appnotes/xapp240.pdf.
  • 3Gupta P, McKeown N. Design and Implementation of a Fast Crossbar Scheduler[J]. IEEE Micro Magazine, 1999, 19(1): 20-28.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部