期刊文献+

基于布尔差分的数字电路路径时滞故障测试生成算法

Path Delay Fault Testing Generation Algorithm for Digital Circuits
下载PDF
导出
摘要 针对数字电路路径时滞故障测试生成较难的问题提出了一种基于布尔差分的数字电路路径时滞故障测试生成算法。首先应用路径分支转换法则把数字电路转换成与之相对应的部分分支电路,然后用布尔差分的方法对部分分支电路的单固定故障生成测试矢量,最后把生成的测试矢量转换成为原数字电路路径时滞故障的测试矢量对。在ISCAS’85国际标准电路上的实验结果表明了本算法的可行性和有效性。 A path delay fault testing generation algorithm based on Boolean difference for digital circuits is proposed because the testing generation for path delay fault in digital circuits is more difficult.The digital circuit is changed into its partial leaf-dag circuit using path-leaf transformation.Then the testing vectors for single stuck-at fault in the partial leaf-dag circuit are generated using Boolean difference method.Finally,the testing vectors are transformed into the testing vectors pair for path delay fault in the original digital circuit.The experimental results on ISCAS'85 international standard circuits demonstrate the feasibility and effectiveness of the algorithm.
出处 《煤矿机械》 北大核心 2008年第4期207-209,共3页 Coal Mine Machinery
关键词 布尔差分 路径时滞故障 测试生成 Boolean difference path delay fault testing generation
  • 相关文献

参考文献3

  • 1梁玉英,蔡金燕,封吉平,黄允华.组合逻辑多故障诊断[J].微电子学,2000,30(3):185-187. 被引量:4
  • 2Hiroshi Takahashi, Kewal K. Saluja, Yuzo Takamatsu. An Alternative Method of Generating Tests for Path Delay Faults Using Ni - Detection Test sets[C]. Prcceedings of the 2002 Pacific Rim International Symposium on Dependable Computing,2002.
  • 3M. Hamad, A.K. Cherri. Modeling and Analysis of Path Delay Faults in VLSI Circuits: A Statistical Approach[C]. ICECS,2003.

二级参考文献3

  • 1曾芷德,数字系统测试与可测性,1992年
  • 2杨士元,数字系统的故障诊断与可靠性设计,1989年
  • 3闵应骅,逻辑电路测试,1986年

共引文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部