期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

面向图像处理的可重构协处理器结构研究 被引量：2

An improved reconfigurable coprocessor architecture for image processing application
下载PDF
导出
摘要 在现有可重构协处理器设计实现的基础上,根据图像处理算法的特点,提出了一种改进的可重构协处理器结构IRC。在IRC中,采用了一种基于网格的网络结构与行(列)SIMD的工作模式,使得图像处理算法的执行效率得到提高。在典型的图像处理应用中,IRC能够达到通用处理器的7倍以上的速度。 An improved architecture of reconfigurable coprocessor is presented based on the feature of image processing algorithms, that is IRC （Image Reconfigurable Coprocessor）. In this architecture, a 2D mesh-based network and a colunm-SIMD working mode are used, which improve the efficiency of image processing algorithms. The simulation results show that IRC achieves much higher performance with 7x factor.
作者 姚于斌 毛志刚
机构地区 上海交通大学微电子学院
出处 《信息技术》 2008年第4期102-104,共3页 Information Technology
关键词 可重构协处理器 基于网格的网络结构 行/列SIMD 图像处理 reconfigurable coprocessor grid-based network row/column SIMD image processing
分类号 TN911 [电子电信—通信与信息系统]
  • 相关文献

参考文献5

  • 1Reiner Hartenstein. A Decade of Reconfigurable Computing: A Visionary Retrospective [ C ]. Design, Automation, and Test in Europe ( DATE' 01), University of Kaiserslautern: 0642.
  • 2Singh H, Lee M H, Lu G, et al. MorphoSys: An Integrated Reconfigutable System for Data-Parallel and Computation-Intensive Applications [ J ].IEEE Trans. Computers, 2000,49 ( 5): 465 - 481.
  • 3Miyamori T, Olukotun K. REMARC: Recongurable Multimedia Array Coprocessor[J]. IEICE Trans, Information System, 1999, E82 - D(2) : 389 - 397.
  • 4Bansal N, Gupta S, Dutt N, et al. Network topology exploration of meshbased coarse-grain reconfigurable architectures [ C ]. Design, Automation and Test in Europe Conference and Exhibition,Proceedings, 16-20 Feb. 2004,1 : 474 - 479.
  • 5Wen-Hsiung Chen, Smith C, Fralick S. A Fast Computational Algorithm for the Discrete Cosine Transform [ J ]. Communications, IEEE Transactions on [legacy, pre-1988], 1977,25(9) : 11304-1009.

同被引文献7

  • 1Lee R B.PLX:A Fully Subword-Parallel Instruction Set Architecture For Fast Scalable Multimedia processing[C].IEEE International Conference on Multimedia and Expo(ICME2002),2002,15(2):117-120.
  • 2Lee R B.Subword parallelism with max-2[J].IEEE Micro,1996,16(4):51-59.
  • 3Alex Peleg,Uri Weiser.MMX Technology extension to the Intel Architecture[C].IEEE.1996:42-50.
  • 4Intel.IA-64 Architecture Software Developer's Manual[Z].ISA Reference,Rev.1.1,ID.245319-002,Jul.2000,3.
  • 5Takashi Miyamori,Kunle Olukotun.REMARC:Reconfigurable Multimedia Coprocessor[J].IEICE Trans,Information System.Feb 1999,E82-D(2):389-397.
  • 6Singh H,M-H Lee,et al.Morphosys:An Integrated Reconfigurable System for Data-Parallel and Computation-Intensive Applications[J].IEEE Trans.Computers,2000,49(5):465-481.
  • 7Mei B,Vernalde S,et al.ADRES:An Architecture with Tightly Coupled VLIW Processor and Coarse-Grained Reconfigurable Matrix[C].Proc.Int.Conf.on Field Programmable Logic and Applications (FLP),2003:61-70.

引证文献2

二级引证文献1

信息技术
2008年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部