期刊文献+

Eclypse推动低功耗设计技术广泛应用 被引量:1

原文传递
导出
摘要 新思科技(Synopsys)发布了Synopsys Eclypse低功耗解决方案。该方案包含验证、执行和sign—off等工具,以及低功耗芯片开发IP、方法和服务方案,使之成为一项精简的、易于使用、并涵盖设计过程每个阶段的低功耗工作流程。
出处 《电子设计技术 EDN CHINA》 2008年第4期20-20,共1页 EDN CHINA
  • 相关文献

同被引文献37

  • 1BURD T,PERING T,STATAKOS A,et al.A dynamic voltage scaled microprocessor system[C]∥Proceedings of IEEE International Solid-State Circuits Conference.San Francisco,USA,2000:294-295.
  • 2MICHAEL K,DAVID F,ROBERT A,et al.Low power methodology manual for system on chip design[M].New York:Springer Publications,2007:3-4.
  • 3WANLASS F M,SAH C T.Nanowatt logic using fieldeffect metal-oxide semiconductor triodes[C]∥Proceedings of IEEE International Solid-State Circuits Conference.Philadelphia,USA,1963:32-33.
  • 4NAKAGOME Y,KAWAMOTO Y,TANAKA H,et al.A 1.5 V circuit technology for 64 MB DRAMs[C]∥Proceedings of Symposium on VLSI Circuits.Honolulu,USA,1990:17-18.
  • 5CHANDRAKASAN A P,SHENG S,BRODERSON R W.Low-power CMOS digital design[J].IEEE Journal of Solid-State Circuits,1992,27(4):473-484.
  • 6ITOH K.A historical review of low-power low-voltage digital MOS circuits development[J].IEEE Solid-State Circuits Magazine,2013,5(1):27-39.
  • 7周润德.数字集成电路——电路、系统与设计[M].北京:电子工业出版社,2004:155-170.
  • 8DUO C C,SHIEN C L,CHING J H,et al.An ultralow voltage hearing aid chip using variable-latency design technique[C]∥Proceedings of IEEE International Symposium on Circuits and Systems(ISCAS).Melbourne,Australia,2014:2543-2546.
  • 9BERG Y.High speed ultra low-voltage differential D flipflop for low-voltage CMOS design[C]∥Proceedings of Faible Tension Faible Consommation(FTFC).Paris,France,2013:1-4.
  • 10TAEJOONG S,WOOJIN R,JONGHOON J,et al.A14 nm Fin FET 128 Mb 6T SRAM with VMIN-enhancement techniques for low-power applications[C]∥Proceedings of IEEE International Solid-State Circuits Conference.San Francisco,CA,USA,2014:232-233.

引证文献1

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部