期刊文献+

数字电视条件接收信息过滤器IP核设计

下载PDF
导出
摘要 本文提出了一个高度模块化、可重用的条件接收信息过滤器IP核设计。高度模块化使用户可以随意增减过滤器的个数,而可重用性使本IP核可方便地和多种总线相连。整个设计采用verilog语言,在Altera的FPGA和Artisan的0.13μm库进行了综合和验证。最终在Artisan的0.13μm库上实现最高时钟114MHz。
出处 《有线电视技术》 2008年第5期33-35,共3页 Cable TV Technology
  • 相关文献

参考文献10

二级参考文献21

共引文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部