期刊文献+

基于CPLD的IRIG-B码解码器设计与实现 被引量:5

Design and implement of IRIG-B decoder based on CPLD
下载PDF
导出
摘要 IRIG-BDC码为国际通用时间格式码,以其实际优越性能,成为时统设备首选的标准码型,用于各系统的时间同步。本文给出了一种基于ISA总线的B码解码器电路设计的新方法。将标准时统设备送来的IRIG-B码,通过专用通道送入CPLD,由CPLD解码出8421码格式的天、时、分、秒信息,送入主计算机,以校准本机的系统时间,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰能力。 IRIG-B DC code is an international current timing code,which has become the first selected standard code style for system-time-synchronization because of its predominant performance. This article puts forward to a new method of B code decoding. It decodes the IRIG-B code which is put into CPLD through appropriate entrance from standard timing-unification equipments; the decoding information of day, hour, minute, second is send into the computer to adjust its system time. The method has its advantage of flexibility, opening, simpleness, smallness and low consuming. Meanwhile, it has strong anti-jamming ability.
出处 《国外电子测量技术》 2008年第5期43-45,54,共4页 Foreign Electronic Measurement Technology
关键词 IRIG-B CPLD B码 解码 IRIG-B CPLD B code decode
  • 相关文献

参考文献7

二级参考文献15

  • 1卿辉.用CPLD实现SRAM工艺FPGA的安全应用[J].通信技术,2003,36(12):146-148. 被引量:2
  • 2IRIG-B码接口终端.国防科学技术工业委员会,1991
  • 3船载S频段遥测系统测角分系统使用说明书.电子工业部第39研究所,1997
  • 4CPLD数字集成电路设计.清华大学出版社,2001
  • 5TTL、CMOS集成电路手册电子工业出版社,1991
  • 6Altera Lte.MAX7000A Programmable Logic Device Data Sheet[Z].Altera Corporation,2003.
  • 7楮振勇 翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社,2002..
  • 8intersil.HD-15530,1999(PDF文档).
  • 9(When) Will FPGAs Kill ASICS. ProCEedings of 2001 Design Automation Conference [ M ]. 2001:322 - 323.
  • 10王诚,薛小刚.FPGA/CPLD设计工具Xilinx ISE设计详解[M].人民邮电出版社,2004:150—170.

共引文献61

同被引文献21

  • 1Clive“Max”Maxfield.FPGA设计指南[M].北京:人民邮电出版社,2000.
  • 2ARINC664 Aircraft Data Networks.Part7(draft3):Deterministic Network[S].[s.l.] :ARINC Airlines Electronic Engineering Committee,2005:25-32.
  • 3Mentor.10 / 100 Mbps Dual-Speed Ethernet MAC Design Document[M].[s.l.] :[s.n.] ,2004:6-7.
  • 4Mentor.10 / 100 Mbps Dual-Speed Ethernet MAC Testplan Document[M].[s.l.] :[s.n.] ,2004:4-5.
  • 5Brajou F,Ricco P.AFDX-Based Flight Test Computer Concept[J].IEEE Instrumentation & Measurement Magazine,2005(3):55-58.
  • 6DlZr1100.I一2009.电力系统的时间同步系统第1部分:技术规范[S].
  • 7GJB299l-1997,B时间码接口终端[S].
  • 8GB/T6107--2000.使用串行二进制数据交换的数据终端设备和数据电路终接设备之间的接口[S].
  • 9张斌,张东来,王超.基于FPGA的IRIG-B(DC)码同步解码设计[J].测控技术,2008,27(2):45-47. 被引量:15
  • 10叶佳字,陈晓刚,张新家.基于AFDX的航空电子通信网络的设计[J].测控技术,2008,27(6):56-58. 被引量:34

引证文献5

二级引证文献31

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部