期刊文献+

单周期8位微控制器的时序及流水线设计 被引量:1

Timing and pipeline technology of a novel single-cycle 8-bit microcontroller
下载PDF
导出
摘要 分析传统8051微控制器的时序设计可以发现,在12个时钟周期的机器周期架构中存在着巨大的浪费,多数指令被强制去执行哑周期.利用并行技术及流水线技术设计了一个全新的单周期8位微控制器,并详细设计了单周期实现时序及两级流水线技术,最后与传统8位微控制器进行了计算性能对比,可以看出其执行速度比标准8051平均提高10倍左右. By analyzing the characteristic of traditional 8051 microcontroller, we found that there are great time wastes on twelve cycle architecture. In order to improve the 8-hit microcontroller's performance, we design and implement a one-cycle 8-hit microcontroller, using parallel technology and pipeline technology. This paper described the time sequence of one cycle architecture and its two stage pipeline technology in detail. Compared with traditional 8-hit microcontroller, the new one cycle architecture's speed of operation is about ten times more than traditional 8-hit architecture.
作者 邹连英
出处 《武汉工程大学学报》 CAS 2008年第4期103-107,共5页 Journal of Wuhan Institute of Technology
关键词 微控制器 单周期 流水线 并行技术 microcontroller one cycle pipeline parallel technology
  • 相关文献

参考文献4

  • 1李丽,高明伦,张多利,程作仁.8位RISC微控制器IP软核的设计[J].微电子学与计算机,2001,18(3):10-14. 被引量:8
  • 2[3]Gschwind M,Salapura V,Maurer D.FPGA prototyping of a RISC processor core for embedded applications[J].IEEE Transactions on Very Large Scale Integration(VLSI) Systems,2001,9(2):241-250.
  • 3[4]Sweetman D.MIPS处理器设计透视[M].赵俊良译.北京:北京航空航天大学出版社,2005:213-256.
  • 4[5]Clark L T,Hoffman E J,Miller J,et al.An embedded 32-b microprocessor core for low-power and high-performance applications[J].IEEE Journal of Solid-State Circuits,2001,36(11):1599-1608.

二级参考文献1

共引文献7

同被引文献2

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部