期刊文献+

40nm FPGA给国防电子带来的优势和挑战 被引量:3

下载PDF
导出
摘要 随着Altera 40nm FPGA的推出,越来越多的军用电子设计领域开始采用可编程逻辑器件(PLD)进行设计(见图1)。这反映了军用电子的集成需求,也是芯片尺寸不断发展导致ASIC成本攀升的结果。利用FPGA来实现以往局限于ASIC设计或微处理器系统的功能,不但可以缩短设计周期,还能够简化硬件验证。
作者 J.Ryan Kenny
出处 《电子设计应用》 2008年第8期36-37,40-41,共4页 Electronic Design & Application World
  • 相关文献

同被引文献17

  • 1POTDAR V,SHARIF A, CHANG E. Wirelesssensor networks: a survey [C] // Int Conf AdvancInfor Network Appl Workshop. Bradford, UK. 2009 :636-641.
  • 2PETERSON E D. The role of FPGAs in next-generation secure A D systems : NASA tech briefs[EB/OL] http: //www.aerodefensetech.com,2012.
  • 3YONG S S, WANG X A, CAO Y,et al. An integrateddevelopment environment for reconfigurable operatorsarray [C] // ASICON. Shenzhen, China. 2013.
  • 4CAKDENAS A, GUZMAN C,AGBOSSOU K. Real-time evaluation of power quality using FPGA basedmeasurement system [C] // IEEE Int Symp IndusElec,Bari, Italy. 2010: 2777-2782.
  • 5DEGALA HAL V,TUAN T. Methodology for highlevel estimation of FPGA power consumption [C] //Proceed Asia South Pacific Des Autom Conf.Shanghai,China. 2005 : 657-660.
  • 6LAKSHMINARAYANA A, AHUJA S, SHUKLAS. High level power estimation models for FPGAs [C]//IEEE Comp Soc Annu Symp VLSI. Chennai, India.2011: 7-12.
  • 7RAVISHANKAR C,ANDERSON J H, KENNUBGSA. FPGA power reduction by guarded evaluationconsidering logic architecture [J]. IEEE Trans CompAid Des Integr Circ Syst. 2012,31(9) : 1305-1318.
  • 8RAVISHANKAR C, ANDERSON J H,KENNINGSA. FPGA power reduction by guarded evaluationconsidering physical information [C] // IEEE/IFIP20th Int Conf VLSI Syst Chip. Santa Cruz, CA,USA. 2012: 271-274.
  • 9王茹,魏建磊.一种同步串口的设计与实现[J].计算机技术与发展,2008,18(2):173-176. 被引量:5
  • 10林培恒,张盛兵.一种基于FPGA的RTL级电路功耗评估方法[J].科学技术与工程,2009,9(8):2192-2194. 被引量:1

引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部