期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
Altera高性能DSP设计交能提高一个数量级
下载PDF
职称材料
导出
摘要
面向高性能数字信号处理(DSP)设计,Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。该技术使DSP设计人员能够自动生成基于高级Simulink设计描述的时序优化RTL代码。借助新的DSP Builder,设计人员在几分钟内就可以实现接近峰值FPGA性能的高性能设计,大大提高了效能。
出处
《单片机与嵌入式系统应用》
2008年第8期87-87,共1页
Microcontrollers & Embedded Systems
关键词
Altera公司
DSP设计
性能设计
BUILDER
数量级
SIMULINK
高一
数字信号处理
分类号
TP303 [自动化与计算机技术—计算机系统结构]
TN791 [电子电信—电路与系统]
引文网络
相关文献
节点文献
二级参考文献
0
参考文献
0
共引文献
0
同被引文献
0
引证文献
0
二级引证文献
0
1
Altera为在FPGA上实现DSP功能效能推出新工具[J]
.集成电路应用,2008(8):13-13.
2
Altera高性能DSP设计效能提高了一个数量级[J]
.世界电子元器件,2008(7):28-28.
3
于敦山,沈绪榜,方晨.
高性能FPGA设计[J]
.微电子学与计算机,1997,14(6):5-8.
4
祁晓磊,孙德玮,蔡学良.
基于FPGA的简易通用异步收发器设计[J]
.电子工程,2008(2):37-41.
5
刘嘉新,付金霞,苏健民.
用FPGA实现快速傅立叶变换[J]
.信息技术,2006,30(2):57-60.
被引量:3
6
陈云,徐晨.
FPGA中的I/O时序优化设计[J]
.信息技术,2006,30(10):108-110.
被引量:2
7
基于FPGA的原型解决方案[J]
.今日电子,2015,0(11):61-61.
8
童琼,张晓林,苏琳琳,张帅.
数字电视发端调制器芯片时序优化设计与实现[J]
.中国集成电路,2010,19(1):39-42.
9
朱青云,卢结成,张小波,鄢铭.
低功耗高动态范围CMOS图像传感器的设计[J]
.半导体技术,2008,33(1):19-21.
被引量:1
10
田凯,何丽,田方方,梁天宇.
一种改进的汉明码译码器设计与FPGA验证[J]
.电视技术,2013,37(17):232-235.
单片机与嵌入式系统应用
2008年 第8期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部