期刊文献+

存储器阵列的奇偶校验电路设计探讨

全文增补中
导出
摘要 奇偶校验电路是一种最小码距为2的一种随机存储器(SRAM)的故障测试方法,实践证明,该方法能够测出的差错占全部存储器差错的97%以上.文章论述了标准INTEL80286计算机的存储器阵列的奇偶校验电路的基本原理;详细地讨论了奇偶校验电路的设计及测试方法.
作者 许平
出处 《航空计算技术》 1997年第4期23-27,共5页 Aeronautical Computing Technique
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部