用ECL导线OR节省宝贵的皮秒时间

导出

摘要当人们借助高速ECL（射极耦合逻辑）做设计时，时钟周期之间的时间经常太少．无法在双稳态多谐振荡器之间用门电路来实现逻辑函数。在这些情况中，可以用导线OR和双稳态多谐振荡器互补逆变输出来派生等效逻辑函数（参考文献1、参考文献2、参考文献3）。可以把ECL的射极跟随器与一个下拉电阻并联，来实现几乎没有延时的OR函数。

作者 Glen Chenier

机构地区德克萨斯州艾伦市Teeter Totter TreeStuff公司

出处《电子设计技术 EDN CHINA》 2008年第8期110-110,共1页 EDN CHINA

关键词 ECL 时间导线多谐振荡器皮秒逻辑函数参考文献射极跟随器

分类号 TN914.3 [电子电信—通信与信息系统] O412.1 [理学—理论物理]

引文网络
相关文献

参考文献3

1.Using　Wire-OR　Ties　In ECLinPS　Designs,Application　Note AN1650/D[].On　Semiconductor.
2.Dual　D　Type　Master　Slave　Flip-flop,　MC10H131　data　sheet,[].On Semiconductor.
3.Triple　2-Input　Exclusive　OR/Exclusive　NOR　Gate,MC10H107　data sheet[].On　Semiconductor.

1高大威,孙孝瑞.有源电力滤波器的延时特性对补偿效果影响的研究[J].电力系统及其自动化学报,2001,13(4):28-31. 被引量：15
2JacobReese.单端PECL与差分PECL的互连[J].电子产品世界,2001,8(7):42-43. 被引量：1
3安森美半导体推出带LVDS接口的单频及双频晶体振荡器模块[J].电子与电脑,2009(10):63-63.
4兰远告.简单的RF功率表[J].无线电,2004(12):42-42.
5PureEdge硅晶体振荡器时钟模块产品系列[J].今日电子,2011(8):60-60.
6高性能单频和双频晶体振荡器模块[J].今日电子,2008(6):119-119.
7美国国家半导体推出低功率高速比较器系列产品[J].电子元器件应用,2007,9(7):86-86.
8最低功率而传播延迟不超过1ns的高速比较器[J].电源世界,2007(5):33-33.
9美国国家半导体推出低功率高速比较器系列[J].电子技术应用,2007,33(6):3-3.
10NBX系列增加的新产品[J].电子设计工程,2011,19(12):107-107.

电子设计技术 EDN CHINA

2008年第8期

浏览历史

内容加载中请稍等...

用ECL导线OR节省宝贵的皮秒时间

参考文献3

相关作者

相关机构

相关主题

浏览历史