期刊文献+

基于高性能数字芯片的多协议可编程接口设计

Design of Multi-Protocol Programmable Input Interface Based on High-Performance Digital Chips
下载PDF
导出
摘要 设计并制作了一种基于SMIC18混合信号工艺,可用于高性能数字芯片中的多协议、可编程输入接口电路。Cadence SPECTRE仿真及测试结果表明,电路可以在多种不同的JEDEC标准协议下工作并自由切换,并加入可控延迟,根据不同协议,电路可以编程选择不同的输入缓冲路径,在同一模块上集成10种JEDEC协议标准。电路同时可以在高至200MHz的HSTL协议下工作,也可以满足LVTTL等协议的5V耐压需求。 A multi-protocol, programmable input interface circuits by SMIC18 mixed-signal process was proposed, which applied in high-performance digital chips. Simulated by Cadence SPECTRE and tested, the results indicate that the chip can interface with ICs that under JEDEC multi-protocols with a programmable delay, and switch freely. According to different protocols, the circuits is eonfigurable to choose special buffer for input, so 10 JEDEC standards are glued on the same block, involving HSTL with 200 MHz and LVTYL with 5 V tolerant .
出处 《半导体技术》 CAS CSCD 北大核心 2008年第8期730-733,共4页 Semiconductor Technology
基金 上海市科委资助项目(06SA14) 江苏省专用集成电路设计重点实验室项目(JSICK0601)
关键词 输入输出接口模块 可编程控制 JEDEC标准 可编程延迟 input/output interface block programmable control JEDEC standards programmable delay
  • 相关文献

参考文献2

  • 1HALL S H.高速数字系统设计[M].伍微,译.北京:机械工业出版社,2005.
  • 2陈吉华.高性能HSTL I/O Buffer研究与设计[D].北京:国防科技大学,2005.

共引文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部