期刊文献+

JTAG标准及其与16位微处理器IP软核的集成 被引量:1

JTAG standard and its integration with 16-bit microprocessor soft IP
下载PDF
导出
摘要 随着集成电路规模的越来越大,可测性设计越来越受到业内的关注,基于JTAG标准的可测性设计是当前的研究热点之一;文章首先介绍了JTAG标准,进而详细讨论了JTAG模块的设计、与16位微处理器IP软核的集成方法与实践;然后介绍了一种模块化设计的方法,具有较强的实用性和可移植性。 With the increasing of the scale of integrated circuits (IC), Design-for-Test (DFT) attracts much more attention in IC design industry, and JTAG research is one of the hot issues in DFT. The JTAG standard is introduced first in this paper. Then the JTAG design and the method for integration of 16-bit microprocessor soft IP and simulation results are discussed in detail. A method of modularization design is introduced and it has better modifiability and transportability.
出处 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2008年第9期1365-1368,1407,共5页 Journal of Hefei University of Technology:Natural Science
基金 国家自然科学基金资助项目(60576034)
关键词 可测性设计 联合测试行动小组 模块化设计 Design-for-Test(DFT) Joint Test Action Group(JTAG) modularisation design
  • 相关文献

参考文献5

  • 1王田苗.嵌入式系统设计与实例开发[M].第2版.北京:清华大学出版社,2003:181-195.
  • 2Keating M,Bricaud P.片上系统--可重用设计方法学[M].沈戈,罗曼,张欣,等译.第3版.北京:电子工业出版社,2004:52-64.
  • 3陈光禹 潘中良.可测性设计技术[M].北京:电子工业出版社,1997..
  • 4IEEE Standard 1149, 1-2001. Standard Test Access Port and Boundary-scan Architecture [S].
  • 5Ciletti M D.Verilog HDL高级数字设计[M].北京:电子工业出版社,2005.

共引文献30

同被引文献7

引证文献1

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部