一种Idpc码的构造及其编码器的FPGA实现

本文研究了一种构造奇偶校验矩阵H的新方法，通过这种方法构造的H不含有短长度的圈。本文同时提出了一种相对高效的LDPC码的编码方法，这种基于循环移位矩阵的准循环LDPC码的设计方法既有较好的性能又有实际应用中可接受的编码复杂度。整个设计使用Verilog语言描述，并在Altera公司的Stratix器件上实现验证。