摘要
本文应用Cadence Virtuoso软件平台设计了一个电阻并联交流反馈式共源共栅超宽带低噪声放大器,并采用中芯国际0.13μm CMOS工艺实现了样片。测试结果给出,在供电电压为1.5V,功耗为22.5mW的情况下,芯片最大增益为13.6dB,最小噪声系数为3.6dB,带内噪声系数小于6dB,输入三阶互调截点(IIP3)为-3dBm。测试结果与仿真结果非常接近。
出处
《电子设计应用》
2008年第10期66-68,72,共4页
Electronic Design & Application World