FIR数字滤波器的FPGA设计与实现

提出了一种基于现场可编程门阵列器件FPGA并利用窗函数法实现一个16阶线性FIR数字滤波器的设计方法。对于在FPGA中实现FIR滤波器的关键部分——乘加运算,该设计主要采用了将乘加运算转化为查找表的并行分布式算法,与传统串行算法相比,这种方法可极大地减少硬件电路的规模,提高电路的执行速度并且充分利用了FPGA丰富的查表资源。从时域上对基带信号可直接进行成形,因此其实现的滤波器性能优于用DSP和传统方法实现的滤波器,特点是算量较小、精度高,更适用于实时系统。