期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于90nm CMOS工艺的12GHz二分频器 被引量：7

A 12 GHz Divided-by-2 Frequency Divider Based on 90 nm CMOS Process
下载PDF
导出
摘要 采用90nm CMOS工艺,实现了一个基于电流模式逻辑的12GHz二分频器。该分频器具有很宽的锁定频率范围(1～12GHz),在输入信号频率为8GHz时,输入灵敏度达到-30dBm。分频器工作在1.2V电源电压下,消耗的电流大约为1.5mA。给出了该设计的后仿真结果。 A 12 GHz divided-by-2 frequency divider based on current mode logic （CML）was implemented using 90 nm CMOS process technology. The divider showed a wide frequency locking range from 1 GHz to 12 GHz, and it had an input sensitivity as high as -30 dBm at 8 GHz. The device drew around 1.5 mA of current from a 1. 2 V supply. Post simulation has been done for this design.
作者 周春元 李国林
机构地区 清华大学微电子学研究所 清华大学电子工程系
出处 《微电子学》 CAS CSCD 北大核心 2008年第5期670-673,共4页 Microelectronics
关键词 分频器 电流模式逻辑 锁相环 Frequency divider Current mode logic （CML） Phase locked loop （PLL）
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献7

  • 1USAMA M, KWASNIEWSKI T A. A 40-GHz frequency divider in 90-nm CMOS technology [C] // IEEE North-East Workshop on Circuits and Systems. Quebec City, Canada. 2006: 41-43.
  • 2WONG K-L, RYLYAKOV A. A broadband 44-GHz frequency divider in 902nm CMOS [C] // Compound Semicond Integr Circ Symp. San Francisco, CA, USA. 2005: 196-199.
  • 3USAMA M, KWANIEWSKI T. New CML latch structure for high speed prescaler design[C] //Canadian Conf Elec and Comp Engineer. Canada. 2004. 1915-1918.
  • 4HEDARI P, MOHANAVELU R. A 40-GHz flip-flopbased frequency divider [J]. IEEE Trans Circ and Syst, 2006, 53(12): 1358-1362.
  • 5LEE J, RAZAVI B. A 40-GHz frequency divider in 0.18-μm CMOS technology [J]. IEEE J Sol Sta Circ, 2004, 39(4) : 594-601.
  • 6LEE S-H, JANG S-L. A LC-tank injection locked frequency divider with complementary structure [C] // Int Symp VLSI Des, Autom and Test. 2007: 1-4.
  • 7CHENG S F, TONG H T. A fully differential lowpower divide-by-8 injection-locked frequency divider up to 18 GHz [J]. IEEE J Sol Sta Cire, 2007, 42(3): 583-591.

同被引文献40

  • 1曾启明,宋荣,李琰.一种应用于5.8GHz锁相环的高速分频电路[J].电子技术（上海）,2020(3):16-17. 被引量：2
  • 2葛洪利,徐太龙,孟坚,吴秀龙.1.2V 6GHz 1.19mW 32/33前置分频器的设计[J].电子技术（上海）,2010(3):76-77. 被引量：2
  • 3KARAMV I, ROGERS J W M. A 3.5 mW fully integrated 1.8 GHz synthesizer in 0. 13-μm CMOS [C] // IEEE NEWCAS. 2006 :49-52.
  • 4PENG Y-H, LU L-H. A 16-GHz triple-modulus phaseswitching prescaler and its application to a 15-GHz frequency synthesizer in 0. 18μn CMOS [J]. IEEE Trans Microwave Theory and Techniques, 2007, 5(1): 44-51.
  • 5YU X P, DO M A, MA J G, et al. A new 5 GHz CMOS dual-modulus prescaler [C] // IEEE Circ and Syst Int Symp. 2005:5027- 5030.
  • 6YU X P, DO M A, MA J G, et al. Low power high- speed CMOS dual-modulus prescaler design with irabalanced phase-switching technique [J]. IEEE Proc Cire Dev Syst, 2005, 152(2) : 127-132.
  • 7KRISHNAPURA N, KINGET P R. A 5. 3-GH programmable divider for HiPerLAN in 0. 25-μm CMOS [J]. IEEE J Sol Sta Circ, 2000, 35(7) : 1019-1024.
  • 8SHU K, SANCHEZ-S1NENCIO E. A 5-GHz prescaler using improved phase switching [C] // Proc IEEE Int Symp Circ and Syst. 2002, 3: 85-88.
  • 9CHIEN H-M, LIN T-H, IBRAHIM B, et al. A 4 GHz fractional-N Synthesizer for IEEE 802. 11- a [C] //IEEE Symp VLSI Circ. 2004: 46-49.
  • 10MAO X-J, YANG H-Z, WANG H. New frequency divider with 8 output phases for phase switching prescaler [C]// IEEE Conf Commun Circ and Syst, 2006, 4: 2588-2591.

引证文献7

二级引证文献12

微电子学
2008年 第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部