期刊文献+

芯片三维(3D)组装工艺研究 被引量:1

下载PDF
导出
摘要 针对双层和三层芯片三维(3D)组装进行工艺试验研究;介绍了研究的结果和分析结论;明确了基本的双层和三层芯片三维组装工艺方法和流程。
机构地区 中国兵器工业第
出处 《集成电路通讯》 2008年第3期17-29,共13页
  • 相关文献

参考文献4

二级参考文献9

  • 1郭大琪,华丞.CSP封装技术[J].电子与封装,2003,3(4):14-19. 被引量:9
  • 2[1]Nobuaki Takahashi et al.Three-dimensional Memory Module.IEEE TRANSACTIONS ON COMPONENTS,PACKAGING,AND MANUFACTURING TECHNO-LOGY,1998,PART B 21(1):15~19
  • 3[2]Sienski K et al.3-D Electron Interconnect Packaging.Proc,1996 IEEE Aerosp Appl Conf Aspen,1996-01:363
  • 4[3]Said F Al-sarawi.A Review of 3-D Packaging Technology.IEEE TRANSACTIONS ON COMPON-ENTS,PACKAGING,AND MANUFACTURING TECHNOLOGY,1998,PART B 21(1):2~14
  • 5[1]Hyoung Soo Ko. Development of Three-dimensional Memory Die Stack Packages Using Polymer Insulated Sidewall Technique [J]. IEEE Transaction on Advanced Packaging, Vol. 23, No.2 May 2000, 252-256.
  • 6[2]Flynn Carson. Stacked Die CSP Interconnect Challenges[M].K&S Advanced Technology Symposium, 2002.
  • 7[3]Kazuto Nishida. Ultra-thin &High Technolog[M]. IMAPS 35th Intemational Symposium on Microelectronics, 2002, 366-371.
  • 8张经国,杨邦朝.三维多芯片组件[J].电子元件与材料,1999,18(2):28-30. 被引量:5
  • 9张蜀平,郑宏宇.电子封装技术的新进展[J].电子与封装,2004,4(1):3-9. 被引量:34

共引文献6

同被引文献2

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部