摘要
本文研究了在0.6um工艺下,数个版图参数对NMOS ESD保护器件性能的影响,并给出了这些版图参数适宜值的范围;提出了用于I/OPAD的ESD保护电路的版图优化方法,并证明了版图优化在提高ESD保护电路性能上的作用。
The affection of different layout parameters on NMOS ESD protection ability under 0.6um technology is studied. The ranges of optimum layout parameters have been suggested. A layout optimization methodology for I/O PAD ESD protection circuit is proposed and demonstrated.
出处
《微计算机信息》
北大核心
2008年第32期289-291,共3页
Control & Automation
基金
上海市科委AM基金(0504)
项目名称:深亚微米SOC设计中全芯片ESD仿真工具的研究
江苏省专用集成电路重点实验室开放课题(JSICK0402)
项目名称:高性能DDR2I/O中ESD电路设计与验证
