下一代芯片设计与验证语言：SystemVerilog(验证篇) 被引量：3

下载PDF

导出

摘要 System Verilog是下一代芯片设计和验证语言,于2005年12月被标准化为IEEE P1800-2005。本文介绍System Verilog发展的过程及其对验证建模的支持,重点讨论其在功能验证方面的重要应用及使用技巧。

作者钟文枫

机构地区 Mentor Graphics公司

出处《电子设计应用》 2008年第12期61-67,共7页 Electronic Design & Application World

关键词 SYSTEMVERILOG 设计和验证语言功能验证断言验证方法学

参考文献2

1刘杰,徐伟俊,夏宇闻,秦冀龙.设计验证中的随机约束[J].中国集成电路,2006,15(11):28-31. 被引量：5
2Rakish Rashinkar. System-on-a-chip Verification Methodology and Techniques [ M ]. 2005.
3Synopsys, Inc. Verification Methodology Manual Tutorial [ Z ]. 2006.06.
4Srikanth Vijayaraghavan, Meyyappan Ramanathan. A Practical Guide for SystemVerilug Assertions[ M]. 2006.04.
5Synopsys, Inc. VMM Register Abstraction Layer User Guide [ M ].电子设计应用.2008.05.
6ChrisSpear. SystemVerilog for Verification[M].Springer,2006,5-13.
7ReferenceVerification Methodology User Guide [R], Synopsys,Inc.2005,5, 24-37.
8KingpinWu, Lixin Yu. A Coverage -Driven Constraint Random-Based Functional Verification Method of Pipeline Unit. EighthIEEE/ASIC International Conference on Computer and InformationScience, 2009: 1049-1054.
9KeaveneyMartin, McMahon Anthony, O'Keeffe Niall. The devel-opment of advanced verification environments using System Verilog.Signals and Systems Conference. June 2008. Page(s): 325-330.
10SystemVerilog3.1a Language Reference Manual,www.systemver-ilog.org.

1刘芳,谢峥,连志斌,王新安.一种可重构的通用总线接口验证平台的研究及实现[J].电子器件,2011,34(3):350-354. 被引量：1
2顾振华,吴正茂,李思海,吴勇,任斌斌.基于System Verilog的航空电子组件验证平台的搭建[J].黑龙江科技信息,2016(14):143-145.
3邱玉泉,曾维,刘世伟,冯坤,杨明翰.基于SystemVerilog的同步FIFO的验证平台搭建[J].无线电通信技术,2017,43(6):64-66. 被引量：2

电子设计应用

2008年第12期

内容加载中请稍等...