期刊文献+

一种基于DDR高速图像缓存的实现 被引量:1

Implementation of a high-speed buffer based on DDR
下载PDF
导出
摘要 提出了基于 DDR 存储器的高速 FIFO 图像缓存方案,降低了用户接口的设计难度,实现了高速缓存的容量扩展,并成功应用于工程项目。本文设计中使用16bit 数据位宽的 DDR 器件,创新地实现了行猝发的操作模式,极大地提高了数据吞吐量。在工作时钟为100MHz 的条件下实现了平均缓存速度高达360MB/s,接近理论峰值数据吞吐量400MB/s。 This paper introduces a scheme of high-speed FIFO buffer based on DDR memory component, which simplifies the implementation for user interface design, expands the buffer volume and finally is applied in practical project. This paper adopts a DDR component of 16bit data width and creatively increases the data throughout by implementing the row burst operation. The design reaches a maximal average data transportation speed of 360MB/s which is a breakthrough for it's approaching the theory speed 400MB/s.
作者 陈松柏
出处 《电子技术应用》 北大核心 2008年第12期99-101,共3页 Application of Electronic Technique
关键词 DDR存储控制器 高速缓存 FIFO DDR memory controller high-speed buffer FIFO
  • 相关文献

参考文献5

  • 1DDR SDRAM General Description[DB/OL].[2007-04-15] http://www. micron. com/ data.sheets.
  • 2Synthesizable DDR SDRAM Controller[DB/OL].[2006-10 -27] http://www. xilinx. com.
  • 3Memory Interface Application Notes Overview[DB/OL]. [2007-03-26] http ://www. xilinx. com.
  • 4SYNCHRONOUS TIMING FOR DDR SDRAM[DB/OL]. http://www.micron.com/datasheets.
  • 5候伯亭 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社,1999..

共引文献1

同被引文献4

  • 1吴子彧,余松煜,管云峰,黄戈.基于卷积交织的SDRAM控制器的设计[J].电视技术,2006,30(12):29-31. 被引量:5
  • 2Altera Company. DDR and DDR2 SDRAM high-performance controller user guide[EB/OL]. [2010-03-26]. http://wenku.baidu.com/view/ 9a9fcb02de80d4dSd 15a4fca.html.
  • 3Altera Company. LCD multimedia daughtercard reference manual [EB/OL]. [2010-03-26]. http://www.de-brauwer.be/wastebasket/fpga/ lcd_multimedia_daughtercard_reference_manual.pdf.
  • 4陈大平,王勇.DDR SDRAM控制器的FPGA实现[J].仪器仪表用户,2009,16(1):108-110. 被引量:5

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部