期刊文献+

光端机中高稳定度锁相环电路的设计 被引量:2

下载PDF
导出
摘要 文章介绍了一种在用于音视频传输的光端机调制与解调电路中应用的高稳定度锁相环(PLL)电路的理论设计和硬件实现方法,该技术可使输出信号频率十分稳定,失真度减到最小,并使此类光端机具有优良的性能价格比。
作者 陈胜权 熊川
出处 《桂林航天工业高等专科学校学报》 2008年第4期4-6,11,共4页 Journal of Guilin College of Areospace Technology
  • 相关文献

参考文献3

二级参考文献12

  • 1陈作添,吴烜,唐守龙,吴建辉.宽带低相位噪声锁相环型频率合成器的CMOS实现[J].Journal of Semiconductors,2006,27(10):1838-1843. 被引量:3
  • 2李建伟,徐红兵,王毅.一种锁定相位编程可调全数字锁相环设计[J].现代电子技术,2007,30(3):84-86. 被引量:2
  • 3曹志刚 钱亚生.现代通信原理[M].北京:清华大学出版社,1991..
  • 4赵梓森.光纤通信工程(修订本)[M].北京:人民邮电出版社,1998.
  • 5李德胜,陈一楠.通信电子电路[M].北京:人民邮电出版社,1989.
  • 6Kral A, Behbanhani F, Abidi A A. RF-CMOS oscillators with switched tuning. Custom Integrated Circuits Conference, 1998,26 (1) :555.
  • 7Lin T H,Kaiser W J. A 900-MHz 2.5-mA CMOS frequency synthesizer with an automatic SC tuning loop. IEEE J Solid-State Circuits, 2001,36(3) :424.
  • 8Berny A D,Niknejad A M,Meyer R G.A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration. IEEE J Solid-State Circuits, 2005,40 (4): 909.
  • 9Tiebout M. Low power low phase noise differentially tuned quadrature VCO design in standard CMOS. IEEE J Solid-State Circuits,2001,36(7) :1018.
  • 10Brynjolfson I,Zilic Z. A new PLL design for clock management applications. Proc of IEEE Int Symposium of Circuits and Systems,2001 :814.

共引文献7

同被引文献8

引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部