期刊文献+

基于WISHBONE片上总线的USB2.0设备控制器IP核的设计 被引量:1

Design of USB2.0 device controller IP soft-core based on WISHBONE
下载PDF
导出
摘要 随着SOC技术的广泛发展和USB协议的普遍应用,在芯片设计时嵌入USB设备控制器IP核变得越来越重要。WISHBONE片上总线为IP核的相互通信提供了一种更为简单灵活的实现方法。本文基于WISHBONE片上总线,设计了符合USB2.0协议的设备控制器IP软核,并通过仿真验证,符合设备使用要求。 With a wide range of SOC technology development and application of the universal USB protocol, embedding USB device controller IP core become more and more important in chip design. The WISHBONE bus provide a more simple and flexible method for the communications of IP cores. Based on the WISHBONE bus, the paper designs a device controller IP soft-core according with the USB2.0 protocol. The design can accord with the requirements by simulation and validation.
作者 孙爱良 徐磊
出处 《自动化与仪器仪表》 2009年第1期29-31,共3页 Automation & Instrumentation
关键词 SOC IP软核 WISHBONE总线 USB设备控制器 SOC IP Soft-Core WISHBONE bus USB device controller
  • 相关文献

参考文献1

  • 1Wade D. Peterson, OPENCORES. ORG. WISHBONE System on Chip (SoC) Interconnection Architecture for Portable IP Cores Revision:B. 3.2002

同被引文献6

  • 1谭安菊,龚彬.USB2.0控制器CY7C68013与FPGA接口的Verilog HDL实现[J].电子工程师,2007,33(7):52-55. 被引量:29
  • 2Compaq,Hewlett-Packard,IntelUniversal. Serial Bus Specification[s],2000.4.
  • 3袁文波,张皓,唐振中.从实践到提高[M].北京:中国电力出版社,2007.6,123-132.
  • 4阎磊.USB UTMI接口标准研究[R].普天信息技术研究院,2006.10.
  • 5WISHBONE System-on-Chip ( SoC ) Interconnection Architecture for Portable IP Cores Revision: B.3, Released: September 7, 2002.
  • 6Rudolf Usselmann. USB function IP Core[J],2001.10.

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部