期刊文献+

避免快速存取RAM设计中的总线争用

下载PDF
导出
摘要 当设计一个面向总线的系统时,必须考虑总线争用的可能性。当两个或更多器件在同一共同总线上试图输出相反的逻辑电平时,就会发生争用现象。本文指出在用快速静态RAM设计时总线争用的常见原因,并描述消除或减少总线争用的方法。总线争用最常见的形式发生在一个器件在...
出处 《电子产品世界》 1998年第3期82-83,共2页 Electronic Engineering & Product World
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部