设计用可综合HDL

下载PDF

导出

摘要毫无疑问，ＨＤＬ（硬件描述语言）已成为ＡＳＩＣ／ＦＰＧＡ设计的主流，其优越性是不容置疑的。然而，从ＲＴＬ级ＨＤＬ到正确的电路还有一定的距离，在ＲＴＬ级仿真正确的设计，并不一定能综合产生正确的门级网表，对于过去习惯于使用原理图来设计的工程师，刚开始使用...

作者刘志红

机构地区北京大学计算机研究所

出处《电子产品世界》 1998年第4期58-59,共2页 Electronic Engineering & Product World

关键词 HDL 硬件描述语言设计 ASIC/FPGA

电子产品世界

1998年第4期

浏览历史

内容加载中请稍等...