期刊文献+

片上多机系统动态总线仲裁器设计与应用

Design and Application of a Dynamic Arbiter in Multi-Processors System-On-Chip
下载PDF
导出
摘要 通过对现在存在的仲裁器类型进行研究,设计了一种基于FIFO状态的动态仲裁器,解决了传统仲裁器对带宽响应不足的问题。同时在Altera芯片构造的片上多机系统中进行了仿真测试,证明了该设计在不影响请求响应时间的基础上,能动态调整处理机的带宽比率,满足设计要求。 Various arbiters are searched and a dynamic arbiter based on FIFO status is developed to improve poor bandwidth response in this paper. The design also constructs a Multi - processor System - on - Chip used to test the arbiter. The results indicate that the arbiter can dynamically regulate bandwidth ratio without increase of response latency and satisfy design requirements.
出处 《微处理机》 2008年第6期2-4,8,共4页 Microprocessors
关键词 仲裁策略 动态优先级 带宽 主器件 Arbitration strategy Dynamic Priority Bandwidth Master
  • 相关文献

参考文献5

  • 1M A Marsan, G Balbo, G Conte and F Gregoretti. Modeling Bus Contention and Memory Interference in a Multiprocessor System [ J ]. IEEE Bans on Computers, 1983,032 (01) :60 -72.
  • 2K Lahiri, A Raghunathan and S Dey. Performance Analysis of Systems with Multi - Channel Communication Architectures [ J ]. International Conference on VLSI design,2000:530 - 537.
  • 3Altera Corporation. Quartus II Handbook, Volume 4 : SOPC Builder [ M ]. Altera Corporation,2005.
  • 4李乙成,周祖成,陈尚松.SoC片上总线技术的研究[J].半导体技术,2003,28(2):33-35. 被引量:13
  • 5田俊峰,刘玉玲.多机多级动态优先级总线仲裁器的研究[J].微机发展,1997,7(5):40-42. 被引量:1

二级参考文献1

共引文献12

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部