期刊文献+

基于FPGA的高速数据记录系统研究

Study on High-rate Data Record System Based on FPGA
下载PDF
导出
摘要 文中提出了一种将NIOSⅡ处理器应用于高速存储的解决方案,该方案采用模块化设计的思想,实现了一个可配置、并行、高速、大容量的连续数据流采集记录系统,克服了常规存储设备容量小,独立性不强,带宽受限的缺点。相关技术指标满足设计需求。 The paper raised a high-rate data record scheme which embedded NIOS Ⅱ processor, the design is modularized, realizes a configurable parallel-working data Record System with high-rate and mass-capacity, which can avoid the orthodox storage's disadvantage such as capacity lack, weak independence, band scarcity and so on. The index can meet need for design.
出处 《微计算机信息》 2009年第8期188-189,250,共3页 Control & Automation
关键词 前置可编程门阵列 控制器 高速 大容量 FPGA DDR Controller High-rate Mass-capacity
  • 相关文献

参考文献6

  • 1JEDEC STANDARD.Double Data Rate(DDR)SDRAM pecification. JESD79D,2004-01.
  • 2Altera Corp.alt_ddr Megafunction.V3.0,2005-03.
  • 3Altera,corp.The Nios Ⅱ Processor Reference Handbook[CP/DK]. http://www.ahera.com.
  • 4James R,Armstrong,Gray F.VHDL Design:Representation and Synthesis[M].李宗伯,王蓉晖.等译.第2版.北京:机械工业出版社.2002.
  • 5任爱峰.基于FPGA的嵌入式系统设计[M].西安:西安电子科技大学出版社,2004(10).33-41.
  • 6喻焰,鲍娟,李海光.嵌入式大容量数据采集系统设计[J].微计算机信息,2007,23(23):26-28. 被引量:2

二级参考文献4

共引文献31

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部