基于CPLD的序列信号检测与发生研究分析

介绍MAX+plusⅡ环境下VHDL的特点和设计流程,并以MAX+plusⅡ开发系统为平台,以高密度可编程逻辑芯片CPLD为设计载体,通过对序列信号产生和检测电路的硬件设计和软件化设计,从中可体现出数字系统的硬件设计向软件化方向发展的新思路。