期刊文献+

基于FPGA的双倍速率动态存储器设计

Design of Dual Rate Dynamic Memory Based on FPGA
下载PDF
导出
摘要 文章介绍了双倍速率动态存储器的系统命令和结构,给出了一种基于状态机的DDRSDRAM控制器的设计,利用状态机对读写操作进行控制以提高系统性能,并实现了FPGA的控制器仿真。 The system commands and structure of dual rate dynamic memory are introduced in the paper. In order to make full use of the write-read control of FSM, a design method based on FSM is presented, and the simulation of DDR SDRAM based on FPGA is given.
作者 张锋 宋弘
出处 《四川理工学院学报(自然科学版)》 CAS 2009年第2期65-68,共4页 Journal of Sichuan University of Science & Engineering(Natural Science Edition)
关键词 DDR SDRAM控制器 状态机 FPGA DDR SDRAM controller FSM FPGA
  • 相关文献

参考文献12

二级参考文献41

  • 1严来金,李明,王梦.RS(255,223)译码器的设计与FPGA实现[J].微计算机信息,2005,21(1):148-149. 被引量:12
  • 2江先阳,刘新春,张佩珩,孙凝晖,徐志伟.计算密集型体系集成DDR SDRAM控制器设计[J].计算机工程与科学,2006,28(3):96-97. 被引量:3
  • 3BHASKERJ.Verilog HDL硬件描述语言[M].北京:机械工业出版社,2000..
  • 4张鹏杰,安琪,邢涛,王砚方.一种使用FPGA设计的DRAM控制器[J].核电子学与探测技术,1997,17(3):204-207. 被引量:4
  • 5BhaskerJ 徐振林 译.VerilogHDL硬件描述语言[M].北京:机械工业出版社,2000..
  • 6Xilinx Company. Xilinx Data Source CDROM, 2002.
  • 7SDR SDRAM Controller White Paper. Altera Corporation, August 2002. http://www.ahera.com/literature.
  • 8MICRON SYNCHRONOUS DRAM Data Sheet.Micron Technology Inc, 2002. http://www.micron.com/dramds
  • 9Jan M..and Anantha Chandrakasan "Digital Integrated Circuits"
  • 10B.S.Amrutur,M.A.Horowitz,"Fast Low-Power Decoders for RAMs," IEEE Journal of Solid-State Circuits,vol.36,no.10,pp.1506-1515,October 2001

共引文献90

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部