期刊文献+

ASIC测试生成和可测性分析系统ATGTA 被引量:7

ATGTA:AN ASIC TEST GENERATION AND TESTABILITY ANALYSIS SYSTEM
下载PDF
导出
摘要 本文介绍了一个面向非扫描设计的实用的ASIC测试生成和可测性分析系统—ATG-TA.它采用功能块组同步时序电路模型和功能块引腿固定故障模型.可接收四种常用语言描述的电路网表.用FDCM方法引导测试生成过程,用DRFM方法识别组合冗余故障,通过测度分析与规则判定相结合识别时序电路中的不可测故障.用G-F二值算法按有限回溯测试模式产生方法推导测试向量.反向追踪时,采用宽度和深度动态交替代先策略.ATGTA已实际用于四万门以内的非扫描单双向ASIC芯片,效果良好. This paper introduces a practical ASIC test generation and testabilityanalysis system,ATGTA,which is designed for non-scanning VLSI and uses syn-chronizing sequential circuit model with functional block as basic logical unit andstuck-at fault model for functional block pins. ATGTA can process user's circuitnet lists described by the four regular languages. ATGTA uses FDCM method toguide the test generation process,uses Dynamic Restrictive Four-valued Measure torecognize composite redundant fault and, by means of combining the testability mea-sure analysis and rule decision,recognize the untestable fault in sequential circuit.G-F binary value algorithm and finite backtrack test pattern generation method beused in generate test vector. When driving backward, according to the alternatewidth-first and depth-first tactics. ATGTA has applied to non-scanning single-di-rection and double-direction ASIC chips with scale of less then 40,000 gates,its ef-fect is excellent.
作者 曾芷德
出处 《计算机学报》 EI CSCD 北大核心 1998年第5期448-455,共8页 Chinese Journal of Computers
基金 国家自然科学基金
关键词 ASIC 专用集成电路 测试生成 可测性分析系统 Dynamic testability measure analysis, generation of finite backtrack test pattern, alternate width-first and depth-first, dynamic implicit functional block
  • 相关文献

参考文献9

  • 1曾芷德,全国第九届CAD/CG学术会论文集,1996年,155页
  • 2曾芷德,计算机工程,1994年,20卷,5期,108页
  • 3曾芷德,计算机工程,1994年,20卷,5期,113页
  • 4曾芷德,数字系统测试与可测性,1992年
  • 5曾芷德.一种基于动态可测性测度的快速识别逻辑冗余故障的方法——DRFM[J].计算机学报,1991,14(8):615-623. 被引量:1
  • 6Fujiwara H,逻辑测试和可测性设计,1990年
  • 7曾芷德,国防科技大学学报,1988年,10卷,1期,1页
  • 8曾芷德,第二届全国容错计算会议论文集,1987年,305页
  • 9盛运焕,计算机学报,1983年,6卷,1期,32页

二级参考文献5

  • 1曾芷德,计算机工程与科学,1985年,3期
  • 2Wei Rueysing,1985年
  • 3盛运焕,计算机学报,1983年,6卷,1期
  • 4曾芷德,国防科技大学学报,1988年,10卷,1期
  • 5王建潮,计算机学报,1987年,10卷,5期

同被引文献45

  • 1曾芷德,刘蓬侠.一个基于故障敏化模式分解的并行ATPG算法SPPTG[J].计算机应用,2000,20(S1):177-180. 被引量:4
  • 2李忠诚,潘榆奇,闵应骅.一个基于电路结构分析的测试产生系统——SABATPG[J].中国科学(A辑),1993,23(2):189-196. 被引量:4
  • 3曾芷德 盛运焕.论四值动态代价分析方法[J].国防科技大学学报,1988,10(1):1-7.
  • 4盛运焕 曾芷德.功能块级大型数字电路测试生成的G-F二值算法[J].计算机学报,1983,6(1):32-41.
  • 5Fujiwara H.逻辑测试和可测性设计[M].北京:计算机技术编辑部,1990..
  • 6曾芷德.数学系统测试与可测性[M].长沙:国防科技大学出版社,1992..
  • 7刘胜利 曾芷德.组合电路故障模拟加速方法的研究与实现.全国第十届CAD&CG会议论文集[M].-,1998..
  • 8石茵 魏道政.平行码临界路径跟踪法中的加速技术.全国CFTC6论文集[M].-,1995.178-184.
  • 9魏道政.组合电路故障模拟的平行临界路径跟踪法[J].计算机学报,1988,11(7):408-515.
  • 10[1]Thomas M Niermann,Wu-Tung Cheng,Janak H Patel.PROOFS:A Fast Memory-Efficient Sequential Circuit Fault Simulator[J].IEEE Trans.on Computer-Aided Design,1992,11(2).198 ~ 207.

引证文献7

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部