期刊文献+

多值D/A转换器分流电阻网络研究 被引量:3

Study on Resistor Network Dividing Current of Multiple Valued D/A Converter
下载PDF
导出
摘要 本文通过对D/A转换数学表示的分析,用电流分流方法解释了二值D/A转换器使用电阻网络的物理实现,并在此基础上提出了三值D/A转换器分流电阻网络。该D/A转换器仅用一个标准参考电源,不论开关处在何种状态,电源的负载均不变,从而提高了D/A转换器的精度。该设计为多值数字信号直接转换成模拟信号提供了手段。本文还提出了对称三值的D/A转换器分流电阻网络。 This paper analyses the mathematical expression of a Digital-to-Analog Conversion and explains the physical realization of a two-valued DAC by dividing current. Based on it, the resistor network of a three-valued DAC is proposed. This DAC use only one standard reference voltage, and its load does not change at any states of electronic analog switches, thus the conversion precision is raised.This design provides a new resort by which a multiple-valued digital signal can be directly transformed into analog signal. Finally, this paper also proposed a resistor network dividing current for the symmetric three-valued DAC.
出处 《杭州大学学报(自然科学版)》 CSCD 1998年第2期41-46,共6页 Journal of Hangzhou University Natural Science Edition
基金 国家自然科学基金
关键词 D/A转换器 多值逻辑 分流电阻网络 digital-to-analog converter multiple-valued logic resistor network dividing current
  • 相关文献

参考文献4

  • 1赵保经,A/D和D/A转换器应用手册,1995年
  • 2吴训威,多值逻辑电路设计原理,1994年
  • 3施米德 H,电子式模拟-数字转换,1976年
  • 4陈其翔,数学通报,1958年,3卷,4页

同被引文献26

  • 1王玉富,王守觉.连续逻辑“max”“min”门的线性度[J].电子学报,1989,17(2):3-8. 被引量:4
  • 2王守觉 石寅 等.多元逻辑12位×12位超高速乘法器[J].半导体学报,1987,8(5):466-473.
  • 3石寅 王守觉.DYL确定零点失调模拟开关D/A转换器[J].电子学报,1988,16(5):48-54.
  • 4王守觉 孙祥义 等.一种新的高速集成电路--多元逻辑电路(DYL)[J].电子学报,1978,6(2):43-51.
  • 5赵保经.中国集成电路大全(集成稳压器与非线性模拟集成电路分册) [M].北京:国防工业出版社,1989..
  • 6Tsutomu W, Yukio A, Shinsuke K. Bipolar 2-Ghz Flash A/D Conversion [J]. IEEE J. Solid-State Circuits, 1988, 23(6): 1345-1351.
  • 7Udo F, Dieter S. A high-Speed 8 Bit A/D Converter Based on a Gray-Code Multiple Folding Circuit [J]. IEEE J. Solid-State Circuits, 1979, SC 14(3): 547-551.
  • 8Rob E J DE Grift, Ivo W J M, et al. An 8-Bit Video ADC Incorporating Folding and Interpolation Techniques [J]. IEEE J. Solid-State Circuits, 1987, SC. 22(6): 944-953.
  • 9Johan van V, Rudy J van P. An 8-b 650-Mhz Folding ADC [J]. IEEE J. Solid-State Circuits, 1992, 27(12): 1662-1666.
  • 10Toshihiko S, Masao H, Kenji M, Seiichi U. A 10-bit 20-Mhz Two-Step Parallel A/D Converter with Internal S/H [J]. IEEE J. Solid-State Circuits, 1989, 24(1): 13-20.

引证文献3

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部