一种新型的基于FPGA数字秒表的设计方法

本文介绍了一种新型的基于FPGA的数字秒表的设计与实现方法,给出了顶层电路图,和各模块的设计,增加了除抖动的控制方法,消除了开关按键的机械抖动。通过编辑、编译和器件编程,用MODELSIM仿真软件进行了仿真,并将编器文件下载到ISP实验板TB-BD-TS101开发板中,经实际电路测试验证,达到了预期的设计要求,显示结果准确无误。