期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

SOC中NAND Flash控制器的一种新型结构和实现方法研究 被引量：6

Study of the Hardware Realization of One Novel Structure of the NAND Flash Controller in SOC Design
下载PDF
导出
摘要 NAND Flash在需要大容量非易失性存储的嵌入式应用中占有不可或缺的地位.在对NAND Flash控制器的一般结构和实现方法研究的基础上,提出了两级高速缓存流水结构的新型NAND Flash控制器解决方案,是一种高效率的设计.给出了控制器的性能分析、仿真验证和综合结果. NAND Flash memory is becoming an indispensable component in embedded system applications where large quantity of non-volatile memory is needed. On the base of full analysis of the generic architecture and implementation method of the NAND Flash controller, an novel solution of a two-level cache pipeline structure is propsed. At last the performances analysis, simulation and synthesis result is given.
作者 梁宏明 胡东伟 陈杰
机构地区 中国科学院微电子研究所
出处 《微电子学与计算机》 CSCD 北大核心 2009年第6期89-92,共4页 Microelectronics & Computer
关键词 NAND FLASH控制器 两级缓存构 流水 软硬件划分 等待时间 Nandflash controller two-level cache, pipeline SW/HW partition waiting time
分类号 TN403 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献8

  • 1Micron Co. 2 _ 4 _ 8gb _ riand _ m49a[EB/OL]. (2005 - 05- 19) [2008 - 02 - 10]. http://www. micron. com.
  • 2Sarnsung Co. K9F1216DOA[EB/OL]. (2005 - 07 - 29) [2008 - 02 - 10]. http://www. samsung. com
  • 3ARM Co. DDI0222B_ 9EJS_ r1p2[EB/OL]. (2003 -07 - 29)[2008 - 02 - 10]. http://www. arm. com
  • 4Steve Furber. ARM System- Furber S. ARM system - on - chip architecture[ EB/OL]. (2000 - 03 - 17) [2008 - 02 - 15]. www. arm. com
  • 5Park C. Cost - efficient memory architecture design of NAND flash memory embedded systems[C]//Proceedings of International Conference on Computer Design (ICCD' 03). Korea, 2003:474-480.
  • 6刘继斌,胡修林,张蕴玉.高速数据通道中的缓存研究[J].微电子学与计算机,2006,23(6):13-15. 被引量：5
  • 7Dimitrios Stiliadis, Anujan Varma. Selective victim caching: a method to improve the performance of direct-mapped caches [ J ]. IEEE Transactions on Computers, 1997,46(5) :603 - 607.
  • 8田芳芳,樊晓桠,靖朝鹏,靳战鹏.一种基于流水线的指令CACHE优化设计[J].微电子学与计算机,2006,23(1):93-96. 被引量：3

二级参考文献11

  • 1华兴.排队论与随机服务系统[M].上海:上海翻译出版社,1987.137.
  • 2PowerPC(tm) Microprocessor Family: The Programming Environments For 32-Bit Microprocessors,Rev. 2, Motorola Inc, Dec. 2001.
  • 3William Stallings. Computer Organization and Architecture:Designing for Performance, 5th ed. Prentice-Hall, Upper Saddle River, NJ, 2000.
  • 4MPC750 RISC Microprocessor Family User's Manual Rev.1, Motorola Inc, Dec, 2001.
  • 5S Przybylski. Cache Dedign: A Performance-Directed Approach. Morgan Kaufmann Publishers, San Mateo, California. 1990.
  • 6D Psaltis,G W Burr.Holographic Data Storage.IEEE Computer,1998,31(2):52～60
  • 7Gibson G A,Patterson D A.Designing disk arrays for high reliability.Journal and distributed computing,1993,17(1):4～27
  • 8Ramakrishna Kareulla,J Spencer Love,Bradley G Wherry.Caching strategies to improve disk system performance.IEEE Computer,1994,3:38～46
  • 9Elizabetin Varki,Arif Merchant,Jiangzhang Xu,Xiaozhou Chu.Issues and Changes in the performance analysis of real disk arrays.IEEE transactions on parallel and distributed systems,2004,15(6):559～574
  • 10王福文,李悦丽,周智敏.高速数据录取系统的研究[J].微处理机,1999,20(4):34-37. 被引量：3

共引文献6

同被引文献29

引证文献6

二级引证文献12

微电子学与计算机
2009年 第6期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部