摘要
单元库中最重要的是版图库。在0.35um标准单元的整个建库过程中,通过Cadence,Synopsys等设计工具的应用,重点解决在建版图库中,使改进了的建库技术能够更加科学、合理、实用,从而优化标准单元的高度和标准单元的宽度,并且优化布线;通过了设计规则检查、电学规则检查和版图与电路图对照的验证,达到芯片面积减小的目的。
Layout library is important in the standard cell library. library .The emphasis is improving creating library technology in heights ,furthermore, optimizing routing. Design Rules Check and To do this minimizes chip size. Cadence and Synopsys are used in creating 0.35um standard cell layout library, such as optimizing cell widths and optimizing cell Electrical Rules Check and Layout verse Schematics are verified.
出处
《微计算机信息》
2009年第17期252-253,共2页
Control & Automation
基金
基金申请人:于宗光
项目名称:统集成芯片(SOC)中IP模块的设计与验证方法研究
基金颁发部门:江苏省科技厅(BK2007026)