期刊文献+

基于FPGA的数字误码测试系统设计与实现 被引量:1

Design and Implementation of BER Test System Based on FPGA
下载PDF
导出
摘要 设计了逐位比较型数字通信误码测试系统.首先,分析了误码测试系统的基本架构及其各组成功能模块;其次,讨论了误码测试系统中各关键模块的实现方法;最后,利用Quartus II 7.2软件平台对设计的数字误码测试系统进行了仿真分析,验证了设计的正确性. ehiteeture mentation tus II 7.2 Digital communications BER test system based on bit comparison is designed. Firstly, the basic ar of the BER test system and its constituent functional modules are analyzed. Secondly, the imple methods of the key device module are discussed. Finally, the system is utilized to simulate in Quar design software platform; and the correctness of its design is verified.
出处 《三峡大学学报(自然科学版)》 CAS 2009年第3期80-82,112,共4页 Journal of China Three Gorges University:Natural Sciences
基金 湖北省教育厅自然科研基金项目(D200513001)
关键词 误码测试系统 FPGA 位同步 M序列 BER test system FPGA bit synchronism m sequence
  • 相关文献

参考文献3

二级参考文献12

  • 1曾黄麟.一种快速全数字锁相环[J].电讯技术,1988,(5):6-9.
  • 2孟宪元.可编程AS1C设计及应用[M].成都:电子科技大学出版社,2000..
  • 3LVDS Ower′s Manual (the 3rd edition)[S]. National Semiconductor,2004.
  • 4Li Hongdi,Xing Tao,Liu Yaqiang,et al. A HOT-Link/networked PC data acquisition and image reconstruction system for a high resolution whole-body PET with respiratory or ECG-gated performance[J]. IEEE Transaction on Nuclear Science, 2003,5(3):393~397.
  • 5Azadet K, Haratsch E F, Kim H, et al. Equalization and FEC techniques for optical transceivers[J]. IEEE Journal of Solid-State Circuits, 2002,37(3):317~327.
  • 6Arrigo J F, Page K J, Yuhe Wang, et al. Adaptive FEC on a reconfigurable processor for wireless multimedia communications[J]. Circuits and Systems, 1998,4:417~420.
  • 7Reed-solomon compiler user guide[S]. Version3.4.0. Altera, 2004.
  • 8诸振勇 翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社,2002..
  • 9史富强,林孝康,冯重熙.一种级联结构的高阶全数字锁相环[J].电子科学学刊,1999,21(5):640-645. 被引量:3
  • 10郭文秀,董永贵,孙照焱,马骋,熊剑平,贾惠波.高速连续数据流记录系统中并行处理接口的研究[J].计算机工程与应用,2002,38(6):67-69. 被引量:7

共引文献44

同被引文献6

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部