期刊文献+

Displayport接口协议在FPGA上的实现

Implementation of Displayport Protocol on FPGA
下载PDF
导出
摘要 Displayport是视频电子标准协会(VESA)针对数字高清视频音频应用推出的一种串行数字接口,其传输速率高达10.8 Gbp/s。基于Altera公司的StratixIIGX系列FPGA,实现了接口的接收部分协议,对高速串并转换在FPGA上的实现,分数分频时钟合成给出了解决方案。 Displayport protocol, proposed by VESA organization, is a high speed serial interface for digital high definition video and audio applications. The maximum transmission speed of displayport is 10. 8 Gbps. Receiver part of the displayport protocol was implemented based on Altera's StratixIIGX series FPGA. Solutions to realization of high-speed SERDES was proposed based on fractional-N frequency synthesis.
出处 《微电子学》 CAS CSCD 北大核心 2009年第4期508-510,515,共4页 Microelectronics
关键词 DISPLAYPORT 接口协议 FPGA 频率合成 Displayport Interface protocol FPGA Frequency synthesis
  • 相关文献

参考文献4

  • 1视频标准电子协会.VESA displayport standard[S].Version 1.1a.Video Electronics Standards Association.2008:17-25.
  • 2视频标准电子协会.Proposed VESA and industry standards and guidelines for computer display monitor timing (DMT)[S].Version 1.0,Revision 11p.Video Electronics Standards Association.2006:5.
  • 3REED I S.SOLOMON G.Polynomial codes over certain finite fields[J].SIAM J Appl Math,1960,8:300-304.
  • 4RILEY T A,COPELABD M A,KWASNIEWSKI T A.Delta-sigma modulation in fractional-N frequency synthesis[J].IEEE J Sol Sta Circ,1993,28(5):553-559.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部